

文档主要描述 LGT8F684P 与其第一代 LGT8F684A 芯片之间的不同, 以便有 LGT8F684A 使用经验的用户快速的迁移到 LGT8F684P。有关两者更新详细的信息请参考各自相关的数据手册。

LGT8F684P 为 LGT8F684A 的更新/增强版本。LGT8F684P 引脚功能完全兼容 LGT8F684A。更新部分主要是针对 LGT8F684A 整体模拟性能的提升。也同时增加了一些数字和模拟外设的功能。



8-bit MIC8S

**Microcontroller with
2048x14 FLASH
Program Memory**

LGT8F684P

Difference from LGT8F684A

引脚功能相关

LGT8F684P 封装以及引脚功能完全兼容 LGT8F684A。同时 LGT8F684P 也扩展了一些引脚的功能。下面以 SOP16 封装为例，列出两种引脚直接的功能对比。

SOP16	LGT8F684P	LGT8F684A
1	VCC	VCC
2	T1/CLKI/XI/RA5	T1/CLKI/XI/RA5
3	AN3/T1G/XO/RA4	AN3/T1G/XO/RA4
4	RSTN/RA3 改善了 RA3 作为开漏 IO 的功能 上电过程中此引脚默认为复位输入	RSTN/RA3
5	ICP1/P1A/RC5	ICP1/P1A/RC5
6	C20/P1B/RC4	C20/P1B/RC4
7	AN7/P1C/RC3 更新为 80mA 强驱动	AN7/P1C/RC3
8	DA2/RA6/SCO 增加了系统时钟输出(SCO)	DA2/RA6
9	APX0/RA7 更新 APX0 可作为 DAP 的正反输入	APN/RA7
10	APX1/AN6/P1D/RC2 更新 APX1 可作为 DAP 的正反输入 更新为 80mA 强驱动	APP/AN6/P1D/RC2
11	APN1/AN5/C2N/RC1 增加 APN1 为 DAP 的反向输入	AN5/C2N/RC1
12	VCM/AN4/C2P/RC0 增加 VCM 为 DAP 的共模输出	AN4/C2P/RC0
13	INT/C10/T0/AN2/VREF/RA2 注意 684P 的外部参考输入来自 RA2	INT/C10/T0/AN2
14	SWC/C1N/AN1/RA1	SWC/C1N/AN1/VREF/RA1 注意 684A 的外部参考来自 RA1
15	SWD/C1P/AN0/RA0	SWD/C1P/AN0/RA0
16	GND	GND

关于死锁的更新

LGT8F684A 存在锁死芯片的情况。芯片锁死后，将无法再次烧写。LGT8F684P 通过将 RA3/RSTN 在上电过程中默认为外部复位输入来避免死锁。当用户程序禁用了 RA3 的复位功能，同时又占用了 SWD/SWC 下载端口。此时可以通过将 RA3 接 GND 后上电，复位内核的运行，从而能够保证正常的下载通讯。

因为 RA3/RSTN 在上电过程中，默认为外部输入功能，因此在应用电路设计时，应避免改引脚有下拉电路。

功能更新对照表

功能模块	LGT8F684P	LGT8F684A
I/O 内部上下拉电阻	所有 IO 都支持可控上下拉电阻	只有 RA 组支持可控上下拉电阻
电平变化中断/唤醒	所有 RA/RC 都支持	只有 RA 组支持
系统时钟输出	RA6/SCO, 寄存器控制	RA4 系统时钟输出, 配置位控制
PWM 强驱动	P1A/P1B/P1C/P1D 四路 80mA 推挽驱动	P1A/P1B 为 80mA 推挽驱动
系统时钟相关	更新了外部晶振失效保护电路, 更加可靠 更新了时钟源切换逻辑, 更加稳定	-
功耗管理部分 (MCUCR)	增加了动态功耗控制 PPLP 模式 更新了 DPSM 控制逻辑, 提升操作的灵活性 增加了 OSCD 外部晶振使能控制 增加了 RC 组电平变化唤醒	-
系统控制 (MCUCR)	增加 MCUCR 控制寄存器 - 增加了配置信息重加载控制 - 增加了 PINRM 端口读写模式控制位 - 增加了内核指令周期的寄存器控制位 - 增加了 RA3/RSTD 的模式控制位 - 增加 RA0/1 短路控制 - 增加休眠的寄存器控制(SSE/SSME)	-
(ANSEL2)		
DAC1/2 相关	6 位 DAC1/2 兼容 LGT8F684A 增加了 DAC 产生 DAP 内部共模电压 VCM 模式 删除了 LGT8F684A 不能正常使用的 10 位模式 详细信息参考 DACON 寄存器描述	-
ADC 相关	内部参考更新为 1.024V/2.048V 更新了内部 1/5 分压电路, 更加精确 更新了 ADC 内部设计, 提高了精度与线性度 增加了 ADC 内部输入通道(DACO) DAP 部分增加了可选的内部/外部输入 DAP 增加了可编程共模电压(VCM) DAP 增益更新为(x8/16/32) DAP 增加输出级 BUFFER (可选)	内部参考为 1.5V/2.56V - - - - - DAP 增益为 x1/8/16/32 -
TMR1	增加内部 RC32K 作为时钟源, 支持休眠唤醒	-
增强俘获/PWM 发生器	基于 TMR2 产生 PWM, 10 位占空比支持双缓冲	只支持高 8 位双缓冲寄存器
ECCP	自动关闭时间更新为电平门控模式	自动关闭事件为边沿触发模式
互补输出产生	增加更多的上升/下降事件源	-
COG	自动关闭事件更新为电平门控模式	自动关闭事件为边沿触发模式